# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-044591

(43)Date of publication of application: 16.02.2001

(51)Int.Cl.

H05K 1/11 H05K 1/02 H05K 3/46 // H05K 1/18

(21)Application number: 11-219686

(71)Applicant: NGK SPARK PLUG CO LTD

(22)Date of filing: 03.08.1999

(72)Inventor: OGAWA KOJU

OCAWA KO III


(12

KODERA EIJI

# (54) WIRING BOARD

## (57)Abstract:

PROBLEM TO BE SOLVED: To provide a wiring board, in which a number of vias with reduced inductance are connected with a power potential or a ground potential. SOLUTION: This wiring board for mounting an IC chip CH is provided with a number of power vias 131, which are formed by penetrating resin insulation layers and are connected to a power potential to work as a outward route of current to the IC chip CH, and a number of ground vias which are connected to a ground potential to work as a return route of the current. The power vias 131 are arranged like a grid, and the ground vias 141 is also arranged like a grid. Furthermore, the power vias 131 and ground vias 141 are arranged on crossing points of the respective grid lines.



### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-44591 (P2001-44591A)

(43)公開日 平成13年2月16日(2001.2.16)


(51) Int.Cl. <sup>7</sup>		微別記号	FΙ	•			テーマコート*(参考)	
H05K	1/11		H05K	1/11		N 5	E317	
	1/02			1/02		N 5	E336	
	3/46			3/46		N 5	E338	
	-•					Q 5	E346	
# H05K	1/18			1/18		L		
,	-•		審查請求	未請求	請求項の数 5	OL	(全 9 頁)	
(21)出願番号		<b>特願平</b> 11-219686	(71)出顧人	(71) 出願人 000004547				
				殊陶業株式会社				
(22)出顧日		平成11年8月3日(1999.8.3)	愛知県名古屋市瑞穂区高辻町14番18号					
,			(72)発明者	小川 幸樹				
				名古屋	市瑞穂区高辻町	14番18	号 日本特殊	
				陶業株式	式会社内			
			(72)発明者	小寺	英司			
				名古屋	市瑞穂区高辻町	14番18-	号 日本特殊	
				陶業株	式会社内			
			(74)代理人	1001041	167			
					奥田 誠 (	外2名	)	
				71	,			
							最終頁に続く	

# (54) 【発明の名称】 配線基板

## (57)【要約】

【課題】 電源電位や接地電位などに接続する多数のビアについて、そのインダクタンスを低減した配線基板を 提供すること。

【解決手段】 ICチップCHを搭載するための本発明の配線基板100は、樹脂絶縁層103~105をそれぞれ貫通して形成され、電源電位に接続されてICチップCHへ供給する電流の往路となる多数の電源ビア131、及び、接地電位に接続されて上記電流の復路となる多数の接地ビアとを備える。電源ビア131同士は互いに格子状に配置されている。しかも、電源ビア131と接地ビア141とは、それぞれ互いの格子の目に配置されている。



1

### 【特許請求の範囲】

【請求項1】I Cチップを搭載するための配線基板であって、

#### 絶縁層と、

上記絶縁層内に形成され、第1の電位に接続されて上記 ICチップへ供給する電流の往路となる多数の第1ビア と、

上記絶縁層内に形成され、第2の電位に接続されて上記 電流の復路となる多数の第2ビアと、を備え、

上記多数の第1ビアは、互いに格子状に配置され、 上記多数の第2ビアは、互いに格子状に配置されている と共に、

上記多数の第1ビア及び多数の第2ビアは、それぞれ互いの格子の目に配置されていることを特徴とする配線基板

【請求項2】請求項1に記載の配線基板であって、 前記ICチップと接続するIC接続端子を有するIC接 続面と

前記第1の電位に接続される第1電位プレーンと、 前記第2の電位に接続される第2電位プレーンと、を備 20 え、

前記絶縁層、多数の第1ビア及び多数の第2ビアは、上記1C接続面と、上記第1電位プレーン及び第2電位プレーンとの間に位置し、

前記多数の第1ビア及び多数の第2ビアは、一方で上記 第1電位プレーン及び第2電位プレーンにそれぞれ接続 するとともに、他方で上記IC接続端子にそれぞれ接続 することを特徴とする配線基板。

【請求項3】請求項2に記載の配線基板であって、

前記第1電位プレーン及び第2電位プレーンは、高誘電 30 体層を介して互いに対向してコンデンサの電極をそれぞ れ構成していることを特徴とする配線基板。

【請求項4】請求項2または請求項3に記載の配線基板であって

前記第1電位プレーン及び第2電位プレーンは、上記配 線基板に搭載されたコンデンサの端子にそれぞれ接続し ていることを特徴とする配線基板。

【請求項5】請求項2~請求項4のいずれかに記載の配線基板であって、

前記第1電位プレーン及び第2電位プレーンと前記IC 40接続面との間に、複数の前記絶縁層を有し、

上記複数の絶縁層は、それぞれ前記配置の第1ビア及び 第2ビアを備えることを特徴とする配線基板。

### 【発明の詳細な説明】

### [0001]

【発明の属する技術分野】本発明は、電源電位と接地電位など2つの電位のいずれかに接続する多数のビアを有する配線基板に関し、特にインダクタンスの小さなビアを有する配線基板に関する。

[0002]

2

【従来の技術】ICチップに電源電位や接地電位を供給 するに当たり、ICチップに多数の電源端子や接地端子 を設け、配線基板からこれらの端子を通じて、並列に電 源電位や接地電位を供給することが行われている。この ようにすると、ICチップ内の電源配線や接地配線の引 き回しが少なくなり、回路設計が容易になるほか、必要 部分に並列に各電位を直接供給することで、低抵抗で供 給できるからである。との場合のICチップの端子の配 列は、列をなす電源端子と接地端子とがそれぞれ交互に 10 並ぶストライプ状配列をなすように設計されることが多 い。それに伴い、配線基板内のビアの配列も、例えば図 7に示すようにされる。即ち、ビア配列のうち、周囲に は信号を入出力するための信号ビアSV(図7では左及 び上側2列)を形成する。その他、中央(図7では右下 側5×7ヶ)には、電源電位に接続されて電源配線の一 部をなすビア(電源ビア)PVと接地電位に接続されて 接地配線の一部をなすビア(接地ビア)GVとを、それ ぞれ列をなして交互に並ぶストライプ状配列をなすよう に形成することが多い。なお、では、図7では、配線基 板内に形成したビア配列のうち、平面視して左上約4分 の1範囲について、ビア配列の様子を示す。

### [0003]

【発明が解決しようとする課題】しかしながら、上記の ようなストライプ状配列では、各電源ピアPV及び接地 ビアGVのインダクタンスを十分低減できなかった。一 般に、電流が流れるとその周りには磁界が発生する。と こで、あるビア (例えば電源ビアPV) に流れる電流と 同じ向きの電流が隣接するビア(例えば電源ビアPV) に流れる場合には、両者に発生する磁界を強め合うこと になる。このため、同じ方向の電流が流れる電源ビア同 士(あるいは接地ビア同士)が列をなすストライプ状配 列では、発生する磁界を強め合うので各電源ビアPVや 接地ビアGVの有するインダクタンスが高くなる。従っ て、電源ビアPVや接地ビアGVから電源電位や接地電 位にノイズが重畳され、ICチップの誤動作を誘発する 危険性があった。本発明は、かかる問題点に鑑みてなさ れたものであって、電源電位や接地電位などに接続する 多数のビアについて、そのインダクタンスを低減した配 線基板を提供することを目的とする。

# [0004]

【課題を解決するための手段、作用及び効果】そしてその解決手段は、ICチップを搭載するための配線基板であって、絶縁層と、上記絶縁層内に形成され、第1の電位に接続されて上記ICチップへ供給する電流の往路となる多数の第1ビアと、上記絶縁層内に形成され、第2の電位に接続されて上記電流の復路となる多数の第2ビアと、を備え、上記多数の第1ビアは、互いに格子状に配置され、上記多数の第2ビアは、互いに格子状に配置されていると共に、上記多数の第1ビア及び多数の第2ビアは、それぞれ互いの格子の目に配置されていること

40

を特徴とする配線基板である。

【0005】上記したように、ビアに電流が流れると、 その周りには磁界が発生する。ここで、あるビアに流れ る電流と逆向きの電流を隣接するビアに流すと、両者に 発生する磁界がうち消しあって、発生する磁界の強さが 相対的に小さくなり、ビアに生じるインダクタンスが小 さくなる。本発明では、電流の往路となる第1ビアと復 路となる第2ビアとが、互いの格子の目に配置されてい る。このため、例えば、ある第1ビアに注目すると、そ の周りを第2ビアが取り囲んだ状態となり、第1ビアに 10 より発生する磁界が、逆向きに電流が流れるその周りの 第2ビアによって発生する磁界でうち消されるので、第 1ビアのインダクタンスが小さくなる。同様にして第2 ビアについてもインダクタンスが小さくなり、結局第 1, 第2 ビアのいずれについてもインダクタンスを小さ くすることができる。

【0006】なお、第1の電位と第2の電位の組み合わ せとしては、例えば、第1の電位として電源電位(+電 位:例えば+1.8 Vや+5 V)、第2の電位として接 地電位 (OV) としたもの、あるいは、第1の電位とし 20 て+電位(例えば+5V)、第2の電位として-電位 (例えば-5V)としたものなどが挙げられる。また、 ビアとしては、絶縁層の厚さ方向に貫通する1つの貫通 孔内に形成されたビアの他、どく小さな間隔を空けて互 いに隣接して形成された複数の貫通孔内に、同じ電位に 接続する隣接ビアがそれぞれ形成されて1つの組をなし ている組状のビア(ビア群)も含まれる。このような組 状のビアとすると、何らかの不具合によってその組に属 する隣接ビアのいずれかが断線となっても、組状のビア 全体としては確実に導通しビアとしての機能を果たさせ 30 ることができるので、信頼性が高くなって好ましい。絶 縁層の材質としては、公知の材料を用いることができる が、例えば、エポキシ樹脂、ポリイミド樹脂、BT樹 脂、PPE樹脂などの樹脂を主成分としたもの、連続気 孔を有するPTFEなど3次元網目構造のフッ素系樹脂 にエポキシ樹脂等の樹脂を含浸させた樹脂-樹脂複合材 料等が挙げられる。また、ガラス織布、ガラス不織布な どのガラス繊維やポリアミド繊維などの有機繊維などを 用いて、エポキシ樹脂、BT樹脂などとの複合化したも のを用いても良い。また、アルミナ、窒化アルミニウ ム、ムライト、ガラスセラミックなどのセラミック、あ るいは、樹脂とセラミック粉末とを複合化したものを用 いることもできる。

【0007】また、上記配線基板であって、前記ICチ ップと接続するIC接続端子を有するIC接続面と、前 記第1の電位に接続される第1電位プレーンと、前記第 2の電位に接続される第2電位プレーンと、を備え、前 記絶縁層、多数の第1ビア、及び多数の第2ビアは、上 記IC接続面と、上記第1電位プレーン及び第2電位プ レーンとの間に位置し、前記多数の第1ビア及び多数の 50 きる。高誘電率体セラミックとしては、BaTiO,の

第2ビアは、一方で上記第1電位プレーン及び第2電位 プレーンにそれぞれ接続するとともに、他方で上記IC 接続端子にそれぞれ接続することを特徴とする配線基板 とすると良い。

【0008】配線基板の中には、例えば、電源電位とす る電源電位プレーンや接地電位とする接地電位プレーン を形成し、この電源電位プレーンや接地電位プレーンか ら、ICチップの電源端子や接地端子に対応するIC接 続端子に向けて、多数の電源配線や接地配線を延ばす形 式の配線基板がある。とのように、第1電位プレーン及 び第2電位プレーンが配線基板に形成されている場合に おいては、特にこれよりICチップに近い部分の配線 (電源配線や接地配線) におけるインダクタンス、つま り、第1、第2電位プレーンとICチップとの間を結ぶ 配線のインダクタンスが問題になる。第1,第2電位プ レーンは、その面積が大きいため、抵抗もインダクタン スも小さい。一方、これよりICチップに近い部分の配 線でインダクタンスが大きいとノイズが侵入しやすくな り、ICチップでの誤動作を誘発しやすいからである。 【0009】これに対し本発明では、この第1電位プレ ーン及び第2電位プレーンに接続し、 I C接続端子にも 接続する第1ビア及び第2ビアのインダクタンスを小さ くできるので、少なくともこのビアの分だけ、配線(電 源配線や接地配線)のインダクタンスを小さくすること ができる。なお、第1,第2電位プレーンとしては、プ レーンのほぼ全面に導体が形成されたベタ状のプレーン のほか、絶縁層との密着性等を考慮し、開口を多数設け たメッシュ状のプレーンを用いることもできる。

【0010】さらに、上記配線基板であって、前記第1 電位ブレーン及び第2電位ブレーンは、高誘電体層を介 して互いに対向してコンデンサの電極をそれぞれ構成し ていることを特徴とする配線基板とすると良い。

【0011】本発明では、第1,第2電位プレーンがコ ンデンサの電極を構成しているので、このコンデンサ は、デカップリングコンデンサとして働く。このため、 この第1, 第2電位プレーン(コンデンサ)より電源側 で電源配線や接地配線に侵入したノイズは、このコンデ ンサで吸収される。一方、第1, 第2電位プレーンと I Cチップとの間の配線では、インダクタンスの小さい第 1. 第2ビアによって、この間の配線に侵入するノイズ を小さくできるから、これと相俟って、ICチップに供 給される電源電位のノイズをさらに小さくすることがで きる。

【0012】なお、高誘電体層としては、第1,第2電 位プレーンや絶縁層などの材質、製法等を勘案して選択 すればよいが、例えば、BaTiO,などを主成分とす る髙誘電率セラミックや、エポキシ樹脂やポリイミド樹 脂、BT樹脂などの樹脂に、BaTiO,などの高誘電 率セラミックを混入した複合材料などを用いることがで

40

ほか、例えば、PbTiO,, PbZrO,, TiO2, SrTiO,, CaTiO,, MgTiO,, KNbO,, NaTiO<sub>3</sub>, KTaO<sub>3</sub>, RbTaO<sub>3</sub>, (Na<sub>1/2</sub>Bi  $_{1/2}$ ) TiO<sub>3</sub>, Pb (Mg<sub>1/2</sub>W<sub>1/2</sub>) O<sub>3</sub>, (K<sub>1/2</sub>Bi 1/1) TiO,などが挙げられ、要求されるコンデンサの 静電容量その他に応じて適宜選択すればよい。

【0013】また、上記配線基板であって、前記第1電 位プレーン及び第2電位プレーンは、上記配線基板に搭 載されたコンデンサの端子にそれぞれ接続していること を特徴とする配線基板とすると良い。

【0014】本発明では、第1,第2電位プレーンが配 線基板の搭載されたコンデンサの端子と接続しているの で、搭載されたこのコンデンサは、デカップリングコン デンサとして働く。このため、第1、第2電位プレーン より電源側で電源配線や接地配線に侵入したノイズは、 とのコンデンサで吸収される。一方、第1, 第2電位プ レーンとICチップとの間の配線では、インダクタンス の小さいビアによって、この間の配線に侵入するノイズ を小さくできるから、これと相俟って、ICチップに供 給される電源電位のノイズをさらに小さくすることがで 20 きる。

【0015】さらに、上記いずれかに記載の配線基板で あって、前記第1電位プレーン及び第2電位プレーンと 前記IC接続面との間に、複数の前記絶縁層を有し、上 記複数の絶縁層は、それぞれ前記配置の第1ビア及び第 2ビアを備えることを特徴とする配線基板とすると良

【0016】本発明の配線基板では、第1, 第2電位プ レーンとIC接続面との間の複数の絶縁層には、いずれ もインダクタンスの小さくされた第1ビア、第2ビアを 30 それぞれ備えるので、全体として特にインダクタンスを 小さくすることができる。

【0017】さらに、接続面に配線基板との接続端子を 多数備えるICチップであって、上記接続端子は、第1 の電位に接続されて内部へ供給する電流の往路となる多 数の第1接続端子と、第2の電位に接続されて上記電流 の復路となる多数の第2接続端子とを有し、上記多数の 第1接続端子は、互いに格子状に配置され、上記多数の 第2接続端子は、互いに格子状に配置されていると共 に、上記多数の第1接続端子及び多数の第2接続端子 は、それぞれ互いの格子の目に配置されていることを特 徴とするICチップとするのが好ましい。

【0018】とのICチップでは、電流の往路となる第 1接続端子と復路となる第2接続端子とが、互いに格子 の目に位置するように配置されている。このため、この ICチップを配線基板に搭載接続すると、上記した第1 ビアと第2ビアとの関係と同様に、配線基板のIC接続 端子とこれに接続するICチップの接続端子(第1接続 端子や第2接続端子)との間で流れる電流による磁界が 互いにうち消される。このため、ICチップと配線基板 50 ちに、この電源電位プレーン132に接続する下部電源

との接続部分におけるインダクタンスを小さくすること ができる。従って、この部分から侵入するノイズを低減 することができ、ICチップの誤動作を防止することが できる。なお、ICチップの接続端子としては、公知の 接続端子であればいずれのものにも適用できるが、例え ば、ICチップに形成したボールバンプやハンダバン プ、パッドなどが挙げられる。

[0019]

【発明の実施の形態】 (実施形態1) 本発明の第1の実 施形態を、図面を参照しつつ説明する。図1に示す配線 基板100は、ICチップCHを搭載可能な配線基板で ある。このうち、ICチップCHは、その接続面CHB に配線基板100との接続端子として、高温ハンダから なるハンダバンプTを多数備えている。このハンダバン プTには、信号を入出力するための信号バンプTSの 他、電源電位を受け入れる電源バンプTP及び接地電位 を受け入れる接地バンプTGを多数有している。一方、 配線基板100は、その上面であるIC接続面100A にICチップCHのハンダバンプTとそれぞれ対応して 接続可能な多数のバンプ111を有している。また、下 面100Bには、マザーボードなど他の配線基板と接続 可能なパッド114が形成されている。

【0020】配線基板100は、5層のエポキシ樹脂か らなる樹脂絶縁層101~105が積層されてなり、と れらの層間に、あるいはこれらを貫通して延びる配線が 形成されている。このうち、信号を伝達する信号配線1 20は、信号ビア121と信号配線層122と下部信号 ビア123とからなり、配線基板100の周縁近傍に形 成されている。信号ビア121は、樹脂絶縁層105ま たは樹脂絶縁層104と105とを貫通し、その一方 (図中上方) は I C チップ C H の信号バンプ T S と接続 するバンプ11に、他方は信号配線層122に接続す る。また、信号配線層122は、樹脂絶縁層104と1 05との層間、または103と104との層間に形成さ れ、これに接続する下部信号ビア124は、樹脂絶縁層 104~101または103~101を貫通し、パッド 114のうち信号パッド124に接続している。従っ て、この信号パッド124からを信号配線120を通じ て、ICチップCHと信号の入出力が可能である。

【0021】ICチップCHに電源電位を供給する電源 配線130は、電源ビア131と、電源電位プレーン1 32と、下部電源ビア133とからなる。電源ビア13 1は、樹脂絶縁層102~105をそれぞれ貫通し、そ の一方(図中上方)はICチップCHの電源バンプTP に対応するバンプ111に、他方は共通の電源電位プレ ーン132に接続する。電源電位プレーン132は、樹 脂絶緑層102と103との層間に形成され、下部信号 ビア123や次述する下部接地ビア143と絶縁を保つ ための開口など一部を除きベタ状に形成されている。さ

ビア134は、樹脂絶縁層101を貫通し、パッド11 4のうち電源パッド134に接続している。従って、こ の電源パッド134からを電源配線130を通じて、1 CチップCHへ電源電位の供給、従って電源電流の供給 が可能である。

【0022】但し、下部電源ビア133は、電源ビア1 31よりその数が少なくされている。なお、電源電位プ レーン132は、配線基板100の平面寸法とほぼ同程 度の広い面積にわたって形成されているため、電源ビア 131あるいは下部電源ビア134と任意の位置で接続 10 することができるので、設計が容易になる。そのほか、 この電源電位プレーン 132の持つインダクタンスや抵 抗をどく小さくできるため、ICチップCHに供給する 電源電位のノイズを低減することができる。

【0023】同様に、ICチップCHに接地電位を供給 する接地配線140は、接地ビア141と、接地電位プ レーン142と、下部接地ビア143とからなる。接地 ビア141、樹脂絶縁層103~105をそれぞれ貫通 し、その一方(図中上方)は I C チップ C H の接地バン プTGに対応するバンプ111に、他方は共通の接地電 20 位プレーン142に接続する。接地電位プレーン142 は、電源電位プレーン132と同様、樹脂絶縁層103 と104との層間に形成され、電源電位プレーン132 と同様、下部接地ビア123や電源ビア133と絶縁を 保つための開口など一部を除きベタ状に形成されてい る。さらに、この接地電位プレーン142に接続する下 部接地ビア144は、樹脂絶縁層101,102を貫通 し、パッド114のうち接地パッド144に接続してい る。従って、との接地パッド144からを接地配線14 Oを通じて、ICチップCHへ接地電位の供給、従って 30 接地電流の供給が可能である。

【0024】但し、下部接地ビア143は、接地ビア1 41よりその数が少なくされている。なお、接地電位プ レーン142も、配線基板100の平面寸法とほぼ同程 度の広い面積にわたって形成されているため、接地ビア 141あるいは下部接地ビア144と任意の位置で接続 することができるので、設計が容易になる。そのほか、 この接地電位プレーン142の持つインダクタンスや抵 抗をごく小さくできるため、ICチップCHに供給する 接地電位のノイズを低減することができる。

【0025】しかも、この配線基板100において、信 号ビア121については、図7に示した従来の配線基板 と同様であるが、多数形成された電源ビア131及び接 地ビア141の配置が、従来とは異なりそれぞれ図2及 び図3に示すようになっている。まず、電源ビア131 について注目すると、図3に示すように、縦横格子間隔 G1の格子状に配置されている。一方、接地ビア141 について注目すると、縦横格子間隔G2の格子状に配置 されている。なお、格子間隔G1とG2とは等しい大き さにされている。しかも、電源ビア131は、4つの接 50 は、電源ビア131及び接地ビア141として、それぞ

地ビア141で構成される格子の中央(格子の目)に位 置し、逆に接地ビア141は、4つの電源ビア131で 構成される格子の中央(格子の目)に位置するように配 置されている。別言すると、図3において上下方向(あ るいは左右方向)に見て、電源ビア131及び接地ビア

141は、いずれも千鳥状に配置された状態となる。 【0026】このように、電源ビア131と接地ビア1 41とが互いに格子の目に配置されているため、1つの 電源ビア131に注目すると、その周りに4つの接地ビ ア141が位置することになる。従って、この電源ビア 131を往路として用いて、電源パッド134からIC チップCHの電源バンプTPに向かって電流を流すと、 ICチップの接地バンプTGから、復路である接地ビア 141を経由して接地パッド144に向かって電流が流 れる。つまり、電源ビア131とは逆向きの電流が接地 ビア141に流れることになる。従って、電源ビア13 1の周りに生じる磁界が、接地ビア141による磁界と うち消し合い、結果として、電源ピア131のインダク タンスが小さく見えることになる。同様なことが接地ビ ア141についても言え、接地ビア141の周りに生じ る磁界が、電源ビア131による磁界とうち消し合い、 結果として、接地ビア141のインダクタンスが小さく 見えることになる。

【0027】このようにして、電源ビア131及び接地 ビア 141のいずれのインダクタンスをも小さくできる ため、この電源ビア131及び接地ビア141の部分か ら電源や接地電位に侵入するノイズを抑制し、ICチッ プCHの安定動作を図ることができる。特に、本実施形 態では、電源電位プレーン132や接地電位プレーン1 42をも形成したため、特に低抵抗、低インダクタンス でノイズを低減させて、ICチップに電源電位や接地電 位を供給することができる。また、本実施形態では、電 源電位プレーン132及び接地電位プレーン142とⅠ C接続面100Aとの間に形成した電源ビア131及び 接地ビア141は、樹脂絶縁層103,104,105 のいずれの各層においても、互いの格子の目に位置する ように配置されているため、特に低インダクタンスにす るととができる。

【0028】なお、ICチップCHに形成したハンダバ 40 ンプTのうち、電源バンプTP及び接地バンプTGの配 置も、対応する電源ビア131及び接地ビア141の配 置(図3参照)に合わせて、これと同様に、それぞれ格 子状に配置され、かつ互いの格子の目に位置するように 配置される。このように配置することにより、ICチッ プCHを配線基板100のIC搭載面100Aに搭載接 続した場合に、電源バンプTP及び接地バンプTGとバ ンプ111との接続部分におけるインダクタンスをも低 下させることができる。

【0029】(変形形態1)さらに、上記実施形態1で

50は、電源電位と接地電位との間に挿入されて、デカ ップリングコンデンサとして働くので、電源電位や接地 電位に侵入したノイズを低減させることができる。つま り、2つのプレーン132、142は、コンデンサ25 0の電極としても機能する。

れ1つの貫通孔内に導体を形成したビアを用いた場合を 示したが、どく小さな間隔を空けて互いに隣接して形成 された複数の貫通孔内に、同じ電位に接続する隣接ビア をそれぞれ形成し、これらの隣接ビアの組によって各ビ アを構成するようにしてもよい。例えば、各電源ビア1 31、接地ビア141に代えて、図4に示すように、ご く小さな間隔を開けて図中上下方向に2つずつ並び、そ れぞれ電源電位プレーン132,接地電位プレーン14 2、あるいはバンプ1111など同じ電位に接続する隣接 ビア131S、141Sの群を形成する。これによっ て、2つの隣接ビア131Sの群によって組状の電源ビ ア131Lを、また、2つの隣接ビア141Sの群によ って組状の接地ビア141Lを形成する。

【0033】とのように、配線基板200では、さらに デカップリングコンデンサ250を設けたため、電源ビ ア131や接地ビア141を上述のように配置してイン ダクタンスを低減させたのと相俟って、さらに電源電位 10 や接地電位に侵入するノイズを低減させることができ る。従って、搭載するICチップの誤動作をさらに確実 に防止することができる。

【0030】このようにすると、例えば、1つのビア1 31 L に着目した場合、そのビアに含まれる隣接ビア1 318のいずれかが、何らかの理由で断線した場合で も、他方の隣接ビア131Sによって導通が確保され る。従って、配線基板100の信頼性をより向上させる ことができる。また、ビア自身の持つインダクタンスや 抵抗も低下させることが出来る、ノイズ低減にも有利で 20 ある。なお、上記では、2つの隣接ビアによって1つの ビア (組状のビア)を形成したが、3つ以上の隣接ビア によって各ビアを形成してもよい。また、信号ビア12 1の径より隣接ビア1318、1418の径を小さくし たが、信号ビア121と同等の径とするなど、適宜選択 することが出来る。

【0034】(実施形態3)さらに、第3の実施形態に ついて説明する。本実施形態の配線基板300は、上記 実施形態1と同様の構造であるが、その上面(IC接続 面) 300Aに、チップコンデンサ351を搭載し、コ ンデンサ351の電極を電源電位プレーンおよび接地電 位プレーンとそれぞれ接続した点で異なるので、異なる 部分を中心に説明し、同様な部分は説明を省略あるいは 簡略化する。即ち、図6に示す配線基板300は、前記 配線基板100と同様に、樹脂絶縁層を積層してなり、 信号配線120や電源配線130、接地配線140を備 える。また、電源配線130及び接地配線140は、そ れぞれ電源ビア131及び接地ビア141を有し、これ らは、それぞれが格子状に配置されるとともに、互いの 格子の目の位置に配置される。このため、電源ビア13 1及び接地ビア141のインダクタンスが抑制される。 また、それぞれ電源電位プレーン132や接地電位プレ ーン142も形成されている。

【0031】(実施形態2)次いで、第2の実施形態に ついて説明する。本実施形態の配線基板200は、上記 実施形態と同様の構造であるが、電源電位プレーンと接 地電位プレーンとの間に比誘電率の高い高誘電体層を介 30 在させた点で異なるので、異なる部分を中心に説明し、 同様な部分は説明を省略あるいは簡略化する。即ち、図 5に示す配線基板200は、前記配線基板100と同様 に、樹脂絶縁層を積層してなり、信号配線120や電源 配線130、接地配線140を備える。また、電源配線 130及び接地配線140は、それぞれ電源ピア131 及び接地ビア141を有し、これらは、それぞれが格子 状に配置されるとともに、互いの格子の目の位置に配置 される。このため、電源ビア131及び接地ビア141 のインダクタンスが抑制される。また、それぞれ電源電 40 位プレーン132や接地電位プレーン142も形成され ている。

【0035】但し、配線基板300では、【C接続面3 00Aにコンデンサ接続パッド363が形成されるとと もに、電源電位プレーン132及び接地電位プレーン1 42とコンデンサ接続パッド363とが、コンデンサビ ア361、362によってそれぞれ接続されている。さ らに、コンデンサ接続パッド363には、積層セラミッ クタイプのチップコンデンサ351がハンダ364によ って接続搭載されている点で異なる。従って、とのコン デンサ351は、電源電位と接地電位との間に挿入され て、デカップリングコンデンサとして働くので、電源電 位や接地電位に侵入したノイズを低減させることができ る。

【0032】但し、前記した配線基板100において は、この電源電位プレーン132と接地電位プレーン1 42とで樹脂絶縁層102が挟まれていたのに対し、配 線基板200では、BaTiO3からなり比誘電率50 の高誘電体層202を2つのプレーン132,142で 挟んでいる点で異なる。従って、高誘電体層202及び これを介して互いに対向する2つのプレーン132,1 42はコンデンサ250を構成する。このコンデンサ2 50 ンサ351をIC接続面(上面)300Aの搭載した。

【0036】このように、配線基板300では、さらに デカップリングコンデンサ351をIC接続面300A に設けたため、電源ビア131や接地ビア141を上述 のように配置してインダクタンスを低減させたのと相俟 って、さらに電源電位や接地電位に侵入するノイズを低 減させることができる。従って、搭載するICチップの 誤動作をさらに確実に防止することができる。

【0037】なお、上記実施形態3では、チップコンデ

しかしチップコンデンサの搭載位置は他の部位でも良 い。例えば、図6に破線で示すように、配線基板の下面 300Bに搭載するようにしても良い。即ち、下面30 0 Bにコンデンサパッド367を形成し、このコンデン サバッド367と電源電位プレーン132及び接地電位 プレーン142とを、それぞれコンデンサ接続ビア36 5、366で接続しておく。その上で、チップコンデン サ355の電極356、357を、それぞれハンダ36 8でコンデンサバッド367に接続するようにしても良

【0038】以上において、本発明を実施形態1~3に 即して説明したが、本発明は上記実施形態に限定される ものではなく、その要旨を逸脱しない範囲で、適宜変更 して適用できることはいうまでもない。例えば、上記実 施形態では、第1の電位として電源電位を、第2の電位 として接地電位を用いた例を示したが、第1の電位を正 電位、第2の電位を負電位としても良い。また、電源電 位プレーン132や接地電位プレーン142として、ベ タ状のプレーンを形成したが、開口を各所に設けたメッ シュ状のプレーンを用いても良い。メッシュ状のプレー 20 132 電源電位プレーン(第1電位プレーン) ンにすると、例えば、プレーンの開口において、樹脂絶 縁層102と樹脂絶縁層103とが直接接続するため、 樹脂絶縁層とプレーンとの密着強度が低い場合にも、樹 脂絶縁層同士を強く結合させることができる。また、上 記各実施形態においては、第1ビア(電源ビア131) あるいは第2ビア(接地ビア141)の格子間隔を、縦 横(図3においては、斜め45度方向)等しいG1ある いはG2とし、正方形状の格子となるものとしたが、縦 横の間隔を異なるものとし、長方形状の格子となるよう にしてもよい。

### 【図面の簡単な説明】

【図1】実施形態1にかかる配線基板の断面図である。 【図2】実施形態1にかかる配線基板のうち、電源ビア 及び接地ビアの配置を透視した状態に示す説明図であ

【図3】実施形態1にかかる配線基板のうち、L-L断 面(図1参照)における各ビアの配置を平面的に示す説

明図である。

【図4】各電源ビア及び接地ビアを2つの隣接ビアの組 からなるビアの組で構成した変形形態1にかかる配線基 板における、各ビアの配置を平面的に示す説明図であ

12

【図5】実施形態2にかかる配線基板の断面図である。

【図6】実施形態3にかかる配線基板の断面図である。

【図7】従来の配線基板にかかり、周囲に信号ビアを配 置し、中央に電源ビアと接地ビアとをストライプ状に配 10 列したビア配列を示す説明図である。

【符号の説明】

100 配線基板

100A IC接続面

101, 102, 103, 104, 105 樹脂絶縁層 (絶縁層)

111 バンプ (IC接続端子)

120 信号配線

130 電源配線

131, 131L 電源ビア(第1ビア)

133 下部電源ビア

140 接地配線

141, 141L 接地ビア(第2ビア)

142 接地電位プレーン(第2電位プレーン)

143 下部接地ピア

1318, 1418 隣接ビア

202 髙誘電体層

250 コンデンサ

351, 355 チップコンデンサ

30 361, 362, 365, 366 コンデンサ接続ビア

363, 367 パッド


CH ICチップ


T ハンダバンプ (ICチップの接続端子)


TS 信号バンブ

TP 電源バンプ(第1接続端子)

TG 接地バンブ (第2接続端子)







# フロントページの続き

Fターム(参考) 5E317 AA24 BB02 BB03 BB04 BB11 CC25 CG11

5E336 AA04 BB03 BB15 BB18 BC28

BC34 CC34 CC36 CC44 CC53

CC58 EE01 GG11

5E338 AA03 AA16 AA18 BB16 BB23

BB61 BB75 CC01 CC04 CC06

EE13

5E346 AA06 AA12 AA13 AA43 AA54

BB07 CC09 CC10 CC17 CC19

HH04